硅光学习-30-片上光互连-1

hdy

由于前文所述电气互连限制的制约，多位研究者得出如下结论："即使采用最理想的金属电阻率和介电常数参数，仍无法满足未来集成电路对全局互连性能的需求。"

目前铜可提供2.2μΩhm × cm的低电阻率，银则能达到1.6μΩhm × cm，而介电常数的最低值已突破2.0（介于1.7和1.8）由SiOC型纳米多孔材料或SiLK型有机材料提供。然而，渐进式解决方案将不足以满足性能路线图要求，因此需要彻底的新方法。

目前正在考虑几种不同的可能性，其中最突出的是使用射频或微波互连、光学互连、三维互连以及冷却导体。

作为两个获得欧盟资助项目（PICMOS和WADI-MOS）的工业合作伙伴，意法半导体正在研究光学互连解决方案，因为该技术具有潜在的内在优势，即

• 得益于光频（太赫兹）的高可用带宽；  
• 对噪声具有免疫力；  
• 光束间无串扰；  
• 通过采用独立的光互连芯片，消除了影响CMOS芯片制造的物理问题。
  
  

实现光互连的通信系统架构与所用材料在这种创新方法中起着关键作用。明智选择互连架构有助于规避某些物理问题（如光束交叉、需要多波长发射器、甚至需要光频等极高频率），而另一方面，某些固有物理问题也会驱动通信系统架构的选择。以下将阐述关键因素：

带宽：在当前系统级芯片中，瓶颈主要在于主存储器（通常为DDR/DDR2 SDRAM）。由于时钟频率、数据总线宽度、刷新机制、页面开启开销等因素限制，其可用带宽存在上限。若存储器无法充分利用，即使链路支持更高带宽也毫无意义——这应当推动能保障更高带宽的存储器研发，从而优化高带宽链路的开发投入。

功耗：根据消费市场需求，现代系统级芯片需降低功耗以延长电池续航并控制设备发热。当前低功耗架构与设计技术已广泛应用，因此发光器件潜在的高功耗成为芯片行业面临的重要挑战。

时钟同步：现代系统的复杂性，加之不同产业组织间的协作，正催生各知识产权模块（IP）以不同速度运行的异构系统。这意味着同步系统的概念将逐渐式微，而全局异步局部同步（GALS）方案将获得更广泛应用。未来系统将呈现各IP模块采用专属时钟进行局部同步，但在全局层面通过异步方式通信的架构。届时全局时钟分布问题或将消失，而采用光时钟解决传统时钟树分布问题的必要性也将大幅降低。

拓扑结构：片上通信架构的选择会影响其底层实现，同时也涉及物理层面的问题。采用无需交叉的环形或网状拓扑结构具有显著优势——这种设计只需单一波长即可运行，无需多路复用技术。此外，避免交叉结构能简化波导实现，减少非预期耦合与信号劣化效应。

技术工艺：CMOS兼容性是光学互连方案获得产业采纳的关键。光学通信网络的实现必须基于现有硅基CMOS技术，以降低对生产设备和成本的影响。同时还需开发专门用于发射器与探测器驱动电路的标准单元库。

集成能力：这是另一关键要素。无论采用何种材料（硅、锗、硅锗、砷化镓），都需要根据选定拓扑集成大量发射器（或调制器）、探测器以及波导结构。当前系统级芯片通常包含50-100个IPs，这意味着单芯片需集成同等数量的光电器件。这一需求必须通过工艺技术予以保障。

当然，实现片上光学互连所需的材料和工艺必须与CMOS兼容。这是确保工业界无需彻底改变设计和制造流程就能采用这种新颖技术方案的关键——彻底改变工艺流程将带来巨大的成本影响。

为确保CMOS兼容性，必须精确选择构建光学互连的材料。最具前景的候选材料包括：

III-V族化合物半导体（如磷化铟InP或砷化镓GaAs），虽能提供最佳性能器件，但目前与硅基芯片的集成成本极高——例如在硅衬底上生长GaAs的造价非常昂贵。不过，III-V族发光器/探测器与绝缘体上硅（SOI）波导的片上集成技术已得到验证。

锗及硅锗合金，因其晶格结构与硅相似（二者均属门捷列夫元素周期表第四族），较易在硅衬底上生长。研究已证实其能制造与SOI波导兼容的高性能探测器。

硅材料在工艺技术方面具有绝对优势，因为硅平面工艺成熟稳定且长期被广泛使用，但硅基光器件性能目前仍非常低下（主要受限于其间接带隙特性）。更关键的是，即便利用拉曼效应，迄今仍无法实现有效的硅基激光源——尽管该效应已证实硅存在激光发射可能。通过利用硅与二氧化硅的折射率差异，SOI技术可构建高效的光波导结构。