为什么现在做芯片设计电路仿真大多用 cadence，而很少见人

helter

概括来说是Cadences中的Spectre仿真器得益于SPICE且略优于Spice，
      但是更重要的是Cadence公司对其产品的推广力度

---

       集成在 Cadence ADE 仿真平台中的模拟仿真器称为 Spectre。该仿真器主要考虑的是 MOS管器件的特性及其产生的影响。换句话说，就是在仿真过程中用尽可能多的细节来精确反映晶体管系统的真实电气行为。这类模型仿真器大多都可追溯到一个名为 Spice 的仿真器，它最初是由美国的 Berkeley 大学于 1970 年初开发出来的。一直到 1980 年初 Spice 一直是用 FORTRAN 语言写成的。Spice3 开发于 1985 年，是第一个 C 语言版本。自脱离 Berkeley 之后，已有许多商业版本的 Spice 和类似 Spice 的程序，包括 Hspice，Pspice，IS_Spice和 Microcap 等。
Spectre 就仿真晶体管的模拟行为来说类似于Spice，但它除 Spectre 格式外可以接受 spice 语言程序作为输入程序。它在内部的工作过程与 spice 稍有不同并比Spice 的方式稍快。但对使用者来说它们本质上是相同的仿真器。它们接受相同的输入文件并生成相同的波形输出来显示电路系统的模拟行为。
设计者在利用 Spectre 仿真器进行电路的仿真时。首先仿真器会自动提取电路的 spice 网表。然后结合在 ADE环境中设定的由芯片加工厂提供的 MOS 管等分立器件的 spice 模型和由设计者设定的仿真类型和仿真条件，通过精密的计算得到结果。
所以，用 Spectre 进行模拟仿真是电路设计验证中最详细和精确的。它可以对设计中的每个晶体管进行非常详细的仿真。但是，利用 Spectre 进行仿真得到的数据结果不到制造芯片的 4%的时序仿真结果（这取决于晶体管模型的精度以及对芯片上所有原有结构和寄生结构的建模精度）。并且，这一仿真过程是非常缓慢的。此外，这一仿真难以用 vpulse 和 vpwl 等各种模拟信号发生器部件来生成数字电路用的复杂数据流。然而，如果芯片设计者希望得到芯片详细的时序信息，那么除了对整个芯片进行模拟仿真以外，再无其他选择。
幸运的是，在全模拟仿真和纯功能仿真之间有一个折中。Cadence 允许混合模式的仿真，即在设计中一部分模块可以用 Verilog-XL 或 NC-Verilog 进行数字电路的仿真，另一部分模块可以用Spectre 进行模拟电路的仿真。
最终设计者可以利用 Cadence 的这一功能来完成各种仿真任务：
①可以仿真实际的混合模式电路，即同时含有模拟和数字部件的系统，如逐次逼近模数转换器（successive approximation ADC）。
②可以用两种仿真器来仿真大的数字系统，其中大部分电路用 Verilog 仿真器仿真，但又指定某些关键部件用模拟仿真器仿真以达到较高的精度。
③可以用模拟仿真器仿真整个系统，但在测试程序（testbench）文件中包含一小组数字部件，这样就可以用Verilog 写测试程序而不必用 vpulse 和 vpwl 部件设置输入激励。
      综上所述，由于模拟电路和数字电路之间有差异，即模拟电路侧重于各个电路信号的改变，而数字电路侧重于功能的实现。所以，单纯的使用模拟电路的仿真方法来验证数字电路的功能就显的捉襟见肘了。而在 cadence软件中提供了 spectreVerilog 仿真器，该仿真器可对数模混合电路进行快速优化的仿真验证。

rongzhen24

tuzisecond

venc97

helter

周工工

kingweison

    

2rd

感谢分享～～～