fligerwu 发表于 2012-4-14 16:01

cadence allegro 菜单功能详细解释——setup

drawingsize
图画尺寸命令,常用来设置图画尺寸大小,设置PCB的零点以及单板单位和小数点后的有效位数。具体如下:

http://www.pcberhome.cn/attachment/200910/21/2_1256140756Rj0B.gif
上图上面的user units是设置单位mil,size一般就选other ,accuracy是用来设置效用点位数,一般是设置为2。
中间的left X 、width等就是显示单板的有效大小和坐标。
下面的X和Y就是设置零点了。比如我们要将坐标50,100设置为零点,那么X我们输入50,Y输入100,点OK即可。
drawingoptions
点击该菜单命令后会显示如下对话框

http://www.pcberhome.cn/attachment/200910/21/2_12561389299hzN.gif

上图显示的就是我们在设计PCB过程中元器件有没有放置或者有没有孤立的铜皮等等,上面显示的是一个画好的PCB设置,所以左边显示的都是0,除了DRC。
在我们出geber前,我们经常点update dra按钮,更新DRC。

http://www.pcberhome.cn/attachment/200910/21/2_12561389318Jzn.gif

我们点drawingoptions命令后点display会出现上面的图片所显示。常设置DRC marker size ,也就是显示DRC的大小,如果DRC比较少而且板比较大我们一般会设置大点如100,如果是DRC比较多,为了区分开,我们一般会设置的小点,如30。所说的DRC多与少单是以每一层来说的。
下面的设置,如filled pads是显示焊盘为实心的,如过不勾选则显示为轮廓。其他大家可以选择一下就可以明白,具体不在详细说。

textsizes
设置文字大小命令。

http://www.pcberhome.cn/attachment/200910/21/2_12561389360VXS.gif

我们可以自己添加text的代号,点add命令即可。我们也可以不添加,直接修改默认的text代号的大小,然后来应用,或者用change命令来改变即可。

grids
设置格点大小。

http://www.pcberhome.cn/attachment/200910/21/2_12561408039gFx.gif
上图显示的就是5的格点,如果我们设置25的格点我们一般在all etch里面的x和y分别输入25,然后点ok就设置了25的格点。

subclasses
该命令很少用,子目录菜单,可以增加删除子目录。

http://www.pcberhome.cn/attachment/200910/21/2_12561390352jzO.gif
点左边的方型按钮可以添加或者删除该目录的子目录。

cross-section
层叠设置命令,可以手动设置层叠。

http://www.pcberhome.cn/attachment/200910/21/2_1256139044e6Ue.gif
上图,最上面的physical thickness 显示的是单板的厚度。
中间的就是核心内容了就是用来设置层叠了,比较有规律,大家可以仔细看下,多手动设置下就明白了,最后边一栏的positive是显示正片层,那么negative显示的就是负片层。

materials
介质材料,一般不设置。

vias
过孔设置,该命令很少用,一般我们都用constraints在设置规则的时候设置过孔。
constraints
规则限制设置,包括物理规则和空间规则,详细请参见:
http://www.pcberhome.cn/space-2-do-blog-id-13.html
electricalconstraintspreadsheet
电气规则设置命令。常用来分配差分线,分组并设置组内规则等。
具体方法以后会专门写。
DFAconstraintspreadsheet
该命令不常用,略。
propertydefinitios
特性定义,不常用,略。
definelists
线网定义,不常用,在仿真的时候需要该设置。
areas
区域设定,以下是所有的区域,解释一下。
packagekeepin区域内可放置封装
packagekeepout区域内不可放置封装
packageheight封装高度,建库的时候需要设置封装高度。
routekeepin区域内可布线,该区域必须要有,具体如何画routekeepin可参考:http://www.pcberhome.cn/space-2-do-blog-id-6.html
routekeepout区域内不可布线
wirekeepout 该区域部常用,略
viakeepout区域内不可设置过孔
probekeepout区域内不可设置探针
glosskeepout区域内不可优化布线
photoplotoutline影像输出外框,一般在PCB设计完成后要加photoplotoutline区域后再出geber文件。
outlines
该命令不常用,略。
userpreferences
常用来设置一些路径,比如设置快捷键的ENV路径,建库时候的封装库焊盘路径等等,具体问题具体再说明。

江波波 发表于 2026-5-5 07:13

学习学习

deam 发表于 2026-5-5 08:59

谢谢分享
页: [1]
查看完整版本: cadence allegro 菜单功能详细解释——setup