之前画过的一块板4层的A20核心板[已评审]
去年公司开了一个A20的方案来搞研发。为了省成本。画核心板的形式先做实验。板画好了。也打了样品。结果软件工程师搞不了。也不知道到底是软件有问题还硬件有问题。后来哪个软件工程师不干了。这个方案就不研发了。就这样我也很想知道是不是我画图有没有问题。还是软件方面的问题。请大神们多多指教指教。。。。。。。。。。 顶起来 支持 评审老师:Randy问题点如下:
①:整个PCB文件没有定义好板框,建议重新定义板框
修改后的效果
②电源管理芯片的散热焊盘处理有待改善,比如在BOTTOM开窗、或者在TOP的热焊盘上开一个比较大的散热过孔等操作。
③板子上还可以发现线头存在,这种线头需要我们人为的删除掉,以免产生天线效应引入其他信号的干扰!
④打孔的距离控制不太合理,导致GND和PWR的平面被分割严重,导致整个板子的电源完整性极差,需要改善!
⑤DDR电源保护区域,尽量不允许有其他电源网络进入,比如,你这个板子上的VREF电源,直接穿过了整个DDR电源平面的中间,这样不允许,自己想办法在信号层搞定VREF电源。
⑥多余的线短木有清理掉
⑦DDR3的数据线D0-D15的等长误差有点大,一般允许在5-10mil
⑧主控的晶振电路有待完善,先经过电容再到晶振这样的顺序
⑨板子上GND过孔太少,对于所有层连接效果不理想,建议在空白处多打一些GND过孔。
十、BGA中间尽量不要铺铜,直接手工把那些电源芯片管脚连上就好了。
好了,先点这10点问题出来,希望楼主可以参照我提出的修改修改,谢谢! 顶起来 加油完善!!! 支持。 支持了 评价的非常专业! 看不到懂,咋办
