silencesilence 发表于 2026-3-19 23:35

关于fly-by拓扑结构，第二片DDR4地址线的等长（PADS）

本帖最后由 silencesilence 于 2026-3-19 23:49 编辑

求大佬解答
使用PADS画板的
查了资料DDR4fly-by 地址线的等长是管脚对间的等长，但是查了好久，还是有几个疑问:




一，对于第二片DDR4地址线的等长，,建立匹配长度的管脚对组，所选择的管脚对是哪个器件间的管教对？看了好久，有下面三种回答，有点疑惑，不知道哪个是正确的，

       1.是主控管脚到第二片DDR4管脚之间的管脚对？
       2.是第一片DDR4管脚与第二片DDR4管脚之间的管脚对？
       3.走线经过via分支进入第一片DDR4,管脚对起点是VIA,终点是第二片DDR4？

二，管脚对怎么进行切换才能选择到所需要的管脚对？

      例如三个管脚ABC同一网络，,管脚对应该有三对（AB/AC/BC三种）？我使用F5功能完全没有作用，请大佬教教F5的操作步骤，



感谢！


大鲵 发表于 2026-3-20 08:17

什么是fly-by架构

duxz811 发表于 2026-3-20 08:27

:):):):):):):):):):)

yfchen1003 发表于 2026-3-20 08:28

xxfx x小分析

maogege-chen 发表于 2026-3-20 08:35

柒 发表于 2026-3-20 08:37

实际是主控芯片分别到两片DDR的等长，有些软件可以用T点做，要注意这个时序裕量是有限制

wangyitu 发表于 2026-3-20 08:39

不懂~只能帮顶~

we167527 发表于 2026-3-20 08:43

帮顶帮顶帮顶

1152807819 发表于 2026-3-20 08:44

什么是fly-by架构

mcufan 发表于 2026-3-20 08:52

等高手来回答！
页: [1] 2 3 4 5 6
查看完整版本: 关于fly-by拓扑结构，第二片DDR4地址线的等长（PADS）