高密度聚合物波导与硅基光电子集成的低损耗技术
引言随着高性能计算和人工智能应用需求的指数级增长，数据传输需求持续上升，给数据中心和计算网络带来了严峻挑战。传统的可插拔光学模块在满足不断增长的带宽密度要求、保持低功耗和减少延迟方面逐渐显得力不从心。这种技术瓶颈催生了光电共封装(CPO)技术作为一种创新解决方案，将光学和电子元件异构集成到单一封装基板上。
光电共封装技术代表了传统方法的重大转变，通过将光学和电子元件集成到单一封装基板上，大幅减少了与可插拔光学器件中印刷线路板上电通道相关的传输距离。这种集成策略带来了更紧凑的外形尺寸、更好的能效和更低的成本，这对下一代系统的可扩展性极为重要。CPO的基本原理是用光学引擎替代传统的可插拔光学器件，其中光电和电光转换与中央处理器（如以太网交换机）共同定位。图1：以太网光电共封装配置的示例，显示了位于中央处理器附近的光学引擎，由EIC-PIC序列组成，聚合物波导作为光学重新分配层(ORDL)在单模光纤阵列和光电子集成芯片之间建立光学连接。
CPO的实施需要复杂的封装方法，为高密度系统的部署提供必要的灵活性。两种主要方法已成为这一集成挑战的领先候选方案。第一种方法涉及将光电子集成芯片嵌入环氧树脂模塑化合物中，同时包含通模孔，前后电气重新分配层使PIC、EIC和封装基板之间能够连接。另一种方法采用微焊料凸点或铜柱将PIC倒装焊接到光学中介层或基板上，实现表面间的牢固结合。
1氮化硅与光学重新分配层的耦合技术CPO系统的成功实施关键依赖于在不同材料和组件之间实现高效的光学耦合。本研究展示了一种采用绝热耦合的新方法，在芯片上氮化硅波导和封装级聚合物光波导之间实现连接。这种耦合方法采用"Mono"方法进行了优化，专注于在整个耦合区域内保持两个波导系统之间的相位匹配条件。图2：Mode FDE本征模仿真结果，展示了孤立的SiN和EpoCore波导中TE和TM导模的有效折射率行为，以及相应的超模，演示了相位匹配条件如何实现两个波导系统之间的高效耦合。
相位匹配方法相比以往的硅基耦合方法有显著改进。传统硅波导耦合面临与聚合物波导内基本TE和TM模式之间巨大有效折射率差异相关的挑战，需要小于100纳米的极小锥形尖端，往往导致制造困难。引入氮化硅作为中间材料有效降低了半导体和聚合物波导之间的折射率对比，实现了更稳健且可制造的耦合结构。图3：Mode本征模展开仿真，显示了在O波段五个离散波长值下耦合效率与锥形长度的关系，比较了光刻和倒装焊接方法，揭示了不同锥形配置的优化潜力。
2材料系统和制造方法实验实施采用精心选择的材料以实现最佳性能特征。氮化硅波导采用等离子体增强化学气相沉积形成，厚度为400纳米，标称宽度为710纳米，针对O波段光谱中的单模限制进行了优化。绝热锥形具有130纳米尖端，同时在整个锥形长度上保持均匀的400纳米高度，周围被战略性设计的氧化物层包围，顶部氧化物厚度为25纳米，以实现SiN和聚合物波导之间的光学接近。
对于光学重新分配层，商用EpoCore 5作为波导芯材料，在1310纳米处的折射率为1.579，而EpoClad 20作为周围包层，折射率为1.571。不对称包层设计需要特定的EpoCore波导尺寸，宽度4.0微米，厚度5.7微米，以满足单模条件并实现约6微米模场直径的对称模式轮廓。图4：制造样品的设计截面，突出显示了光刻和倒装焊接方法的所有组成材料，演示了两种集成方法之间的结构差异。
3光刻集成方法光刻方法代表了更直接的集成技术，特别适用于需要在封装内进行光电子集成芯片正面集成的应用。该方法首先使用氧等离子处理对PIC表面进行活化，以改善粘附特性。然后以2450转每分钟的转速旋涂EpoCore 5材料，随后进行边缘珠去除和受控预烘烤过程，在八分钟内将温度从50摄氏度上升到90摄氏度。
光刻图案化利用专用掩模和EVG 620掩模对准系统，采用长通滤波器在200毫焦每平方厘米的紫外曝光期间最小化T形顶部效应。曝光后处理包括温度斜升、弛豫期、使用mr-Dev 600溶液显影，以及在120摄氏度下最终硬烘烤1.5小时以完全固化EpoCore波导。图5：两种方法制造样品类型的示意图，突出显示了所有组成材料，演示了通过不同集成方法实现的结构复杂性。
4倒装焊接集成方法倒装焊接方法提供了一种替代耦合方法，特别适用于光电子集成芯片倒装集成到封装基板的场景。该技术涉及首先将EpoCore和EpoClad堆叠沉积到单独的硼硅酸盐玻璃基板上，随后翻转并键合到PIC上。与典型的芯片到基板键合相比，这种工艺反转在处理和对准方面提供了实用优势。
键合程序利用EVG 620掩模对准系统，仔细注意玻璃基板和PIC之间的翘曲管理。对准依赖于SiN层和EpoCore层上存在的标记，UV固化OrmoClearFX作为键合剂。该过程需要精确控制分离距离，在对准程序期间通常为100微米，以确保SiN锥形波导和聚合物波导之间的适当光学耦合。图6：光刻样品的显微镜图像和SEM显微图，显示了横截面视图，揭示了ORDL芯相对于SiN波导的精确定位以及通过制造工艺实现的材料界面质量。
5实验结果和性能分析实验验证证明了两种集成方法的有效性，在O波段TE和TM偏振下，SiN和聚合物波导之间的耦合效率接近1分贝。光刻方法显示出更好的重现性，六个制造样品中有五个提供了一致的性能特征。切回分析显示ORDL传播损耗为TE偏振0.43 ± 0.15分贝每厘米，TM偏振0.48 ± 0.30分贝每厘米。图7：参考ORDL测试位点的切回分析结果，提取了ORDL传播损耗和对接耦合损耗特征，以及ORDL和SiN波导的传播损耗和多个样品的统计变化。
综合损耗分解分析显示，功能测试位点实现的总插入损耗包括两个对接耦合转换、11毫米的ORDL传播、8毫米的SiN传播，以及1毫米长锥形的两个绝热耦合转换。在1310纳米波长下，绝热耦合效率达到TE偏振-0.56 ± 0.37分贝，TM偏振-1.04 ± 0.42分贝，峰值耦合效率出现在TE的1320纳米和TM偏振的1340纳米。图8：功能测试位点中每个损耗贡献在五个样品上的平均耦合效率，演示了各种损耗机制的分解及其对光刻定义的SiN锥形上ORDL波导的波长依赖性。
倒装焊接方法虽然显示出可比的耦合效率，但面临与基板翘曲和对准精度相关的更大挑战。十六个制造样品中只有两个在功能测试位点表现出可接受的性能，主要由于翘曲引起的SiN和EpoCore波导之间的垂直分离。玻璃基板在2-3厘米长度上表现出小于3微米的典型翘曲，而EpoClad和硼硅酸盐玻璃之间的热膨胀系数不匹配造成了额外的对准挑战。图9：通过显微镜成像和SEM显微图显示了倒装焊接样品的横截面分析，揭示了通过这种集成方法实现的结构特征和材料界面。
6未来优化和应用展示的结果确立了实现低于2分贝芯片到芯片耦合损耗的可行性，包括两个绝热转换并假设ORDL传播距离小于1厘米。类似地，通过单个绝热转换、ORDL传播损耗和低于1分贝的ORDL到光纤对接耦合损耗，可以实现低于2分贝的芯片到光纤耦合损耗。这些性能水平不需要用于直接边缘耦合器接口的专用光纤，而是依赖标准单模光纤。
通过在锥形SiN结构之外实施锥形ORDL波导，存在进一步的优化机会，可能在保持高耦合效率的同时实现更短的锥形长度。在扇出晶圆级封装内集成光学重新分配层可以实现显著更高密度的光学输入/输出连接，将间距从标准的127或250微米减少到小于50微米。图10：光刻方法中平均绝热耦合效率随锥形长度变化的演变，包括统计变化，演示了使用更长锥形可实现的性能改进。
本研究表明，聚合物波导代表了光电共封装应用的可行解决方案，为芯片优先扇出晶圆级封装和倒装焊接配置提供了可扩展的集成方法。用于SiN到聚合物转换的"Mono"绝热锥形设计方法有效，通过正面和背面集成方法实现了CMOS和聚合物材料的稳健异构集成。
这些聚合物波导集成技术的进步为数据中心和高性能计算应用中的高密度光学互连创造了新的可能性，支持下一代人工智能和机器学习工作负载的带宽和延迟要求，同时保持大规模部署所必需的能效和成本效益。
页:
[1]
