背侧供电技术作为半导体技术扩展的新前沿
引言
背侧供电技术代表着半导体制造领域的创新方法，有望在2纳米以下的先进工艺节点中克服关键的扩展挑战。该技术从根本上改变了电力传输到晶体管的方式，将供电网络重新定位到晶圆的背面，而将正面专门用于信号布线。随着领先晶圆代工厂向生产实施迈进，了解这项技术的原理、优势和挑战对半导体行业的专业人士变得越来越有价值。背侧供电的基本原理
传统半导体设计通过相同的正面金属堆叠来布线电源和信号，造成拥塞和低效，这些问题在先进节点上更加严重。背侧供电背后的创新概念简单而强大：直接将电力传输到最需要的地方。
正如imec的高级研究员Eric Beyne所解释的，"你希望向晶体管提供更好的电力。因此，不是通过15层后端布线堆叠以瀑布方式运行电力，这会产生高阻抗和电阻损耗，而是将电源放在下方，靠近晶体管的位置。"
这种方法有效地将前端器件与供电约束分离，允许更高效的电力分配和信号布线。通过专门使用背侧略厚、阻力更小的金属线来供电，制造商可以实现高达30%的功率损耗减少，这归功于电压下降的减少。同时，正面互连专门用于信号布线，大大简化了设计规则，并可能通过减少昂贵的极紫外(EUV)光刻步骤来降低制造成本。背侧供电的技术优势
背侧供电的优势不仅限于简单的功率效率。这项技术提供多种好处，使其对高性能计算应用特别有吸引力：
1. 改进的功率利用和性能： 通过更直接地向晶体管供电，背侧供电网络(BPDN)可以显着减少寄生电压降(IR降)，这是一个随着每个工艺节点而恶化的关键问题。英特尔报告通过PowerVia技术实现了约10%的晶体管利用率改进，意味着晶圆上的晶体管得到更有效的使用。
2. 增强的信号布线资源： 电源和信号网络的分离为信号创造了大量可用的布线资源。来自新思科技的Jim Schultz指出，"一个主要好处是你释放了许多通常被电源占用的布线资源。"这种额外的布线自由提供了管理信号完整性的新选项，例如在导线之间进行双倍间隔以减少交叉耦合效应。
3. 简化的设计规则： 随着电源网格从正面移除，布线工具可以更高效地运行，而不会"被电源网格绊倒"，正如英特尔的Kevin Fischer所说。此外，能够直接打印所有金属层消除了复杂的节距分割规则，进一步简化了设计过程。
4. 成本降低潜力： 尽管引入了新工艺，背侧供电实际上可能在芯片制造的某些方面降低成本。先进节点中最大的成本驱动因素是光刻次数，特别是需要EUV的部分。通过简化正面布线并可能消除节距倍增方案的需要，制造商可以减少昂贵的光刻步骤。背侧金属线路，由于更粗更厚，可以用更便宜的光刻技术制造。实施方法和制造工艺
图1：首先制造晶体管和电源穿孔(a)，然后是多层正面金属化和介电密封(b)，与硅载体键合(c)，最后进行背侧电源处理。来源：英特尔
半导体行业已经开发了三种主要方法来实施背侧供电，每种方法都有各自的复杂程度和性能优势：
1. 带电源轨的BPDN： 第一种方法，最初由imec在2019年开发，将背侧电源轨通过穿孔连接到CMOS场效应晶体管(FET)周围并通过顶部接触点向下连接。这种方法被认为对前端器件流程干扰最小，但提供的扩展优势较为温和。
2. 电源穿孔： 第二种方法，以英特尔的PowerVia技术为代表，形成从正面到正面接触点的穿孔。这种方法比电源轨方法实现更大的扩展优势，已在英特尔开发了大约十年。如图1所示，该过程首先制造晶体管和电源穿孔，然后进行多层正面金属化，与硅载体键合，最后进行背侧电源处理。
3. 直接连接： 最先进且最具挑战性的方法将背侧穿孔直接连接到晶体管的源极或漏极。这需要极端晶圆减薄，几乎不留硅基底(约10纳米)。虽然实施最困难，但直接连接提供最大的性能和扩展优势。
背侧供电的制造过程引入了几个传统半导体制造不需要的挑战性新步骤，包括：
[*]硅穿孔(TSV)的蚀刻和填充
[*]将器件晶圆键合到载体晶圆
[*]将晶圆极端减薄到不到100纳米
[*]精确的穿孔显露技术
[*]背侧互连与TSV的对准
[*]完成背侧金属堆叠和再分布层
直接连接方法需要非常高的精度。正如Beyne解释的："使用初始背侧供电方案和初始TSV，如果在所有变形后有20纳米的光刻覆盖，这是可行的。但如果接触栅极，例如，你需要约3纳米的覆盖。"技术挑战和解决方案
实施背侧供电引入了几个制造商必须克服的重大技术挑战：
[*]晶圆变形和对准： 背侧供电所需的广泛处理——包括晶圆键合、晶圆减薄和背侧金属沉积——造成了显着的晶圆变形。在键合到载体晶圆前后保持晶圆平整变得极其困难。如Beyne所述，"如果有两个平整的晶圆，键合后将不会平整，因为该过程会引起变形。"为了补偿这些变形，光刻工具必须在每个reticle区域进行校正，以正确对准背侧连接。该行业已经开发了先进技术，如在键合过程中故意弯曲晶圆以在过程后实现平整度。
[*]应力管理： 背侧集成显着影响活性器件内的应力分布，可能修改晶体管的电气特性。背侧金属化和TSV引起的机械应力影响先进晶体管(如环绕栅极晶体管(GAA))中的沟道应变，直接影响载流子迁移率和驱动电流。通过虚拟制造，Lam Research的Semiverse Solutions团队揭示，相比传统正面连接方案，背侧直接连接方案对GAA晶体管施加了显着的额外应力。管理这些新的应力分布需要广泛的模拟和谨慎的材料选择。
[*]热管理： 使用背侧供电，热量散发不再主要是单向的。在传统设计中，热量主要通过硅向散热器分散并离开器件。然而，使用背侧PDN，后端布线层位于硅和散热器之间，由于这些导热性较差的层靠近器件，产生了热量损失。工程师正在设计能作为更好热扩散器的背侧层，以抵消这一缺点。重点特别关注管理局部热点，通过将热量分散到更大的区域。
[*]调试挑战： 晶圆背侧的金属层使芯片调试变得复杂，而传统上调试是通过硅的背侧进行的。英特尔的Fischer承认这一限制："我们确实失去了一些能力，比如可以进入修剪东西或断开晶体管。"然而，工程师已经开发了变通方法，利用背侧电源网络的高度冗余性。尽管面临这些挑战，英特尔报告说已将调试过程缩短到大约一天半。
行业实施时间表
半导体行业正稳步推进背侧供电技术的大规模制造：
[*]英特尔目前正在其18A节点上提高PowerVia技术的良率，成为第一家将背侧供电技术投入生产的公司。
[*]台积电计划在2026年在其N16节点为高性能计算应用实施Super Power Rail技术。
[*]三星正在开发BPDN技术，但尚未公布生产时间表。
这项技术特别适合2纳米以下的逻辑器件，尤其是高功率、高性能应用，这些应用可以从更快的开关速度、更低的电压下降和更高的功率效率中获得最大价值。结论
背侧供电代表着半导体制造的真正突破，为先进节点上日益限制扩展的供电挑战提供了解决方案。通过将电源和信号网络分离到晶圆的相对两侧，这项技术在性能、功率效率和设计灵活性方面提供了显着优势。
虽然实施背侧供电引入了实质性的制造挑战——包括极端晶圆减薄、晶圆键合和精确对准要求——但领先晶圆代工厂已经证明这些障碍可以克服。随着行业在未来几代向直接连接方法迈进，预计将获得更大的好处，尽管制造复杂性增加。
背侧供电网络的成功实施标志着半导体技术的重要里程碑，可能延长摩尔定律并推动高性能计算的持续进步。正如英特尔的Fischer恰当地指出，背侧供电提供了"正面金属间距的一次性放松，这可能有助于将铜互连替换为低电阻金属(如细间距层的钌)推迟一到两个节点。"这一喘息空间允许行业解决其他关键扩展挑战，同时继续提供推动几乎所有技术领域创新的性能改进。
页:
[1]
