台积电液冷研究：适用于高功率和功率密度计算应用的节能硅集成微冷却器
本帖最后由 hdy 于 2025-7-7 22:51 编辑文章来源：台湾台积电半导体公司为了满足高性能计算 (HPC) 应用中的高功率和高功率密度需求，我们开发了一种硅集成直接液冷解决方案 IMC-Si（硅集成微冷却器）。该冷却架构能够以极低的能耗实现高散热，使其成为一种环境可持续的高功率计算应用冷却技术。IMC-Si 采用成熟的 SoIC® 技术进行制造，适合量产。蛋形微柱形成于硅载体背面，其阵列被划分开来，以“分而治之”地降低热量。此外，由于 IMC - Si 作为 SoC 的一部分，其单片特性使其与台积电 3D Fabric™ 平台（例如 CoWoS® 和 InFO）完全兼容。实验结果表明，当使用 40°C 水作为冷却剂时，IMC-Si 可以冷却接近满掩模版的芯片，均匀的 TDP 为 2 kW（功率密度 = 3.2 W/mm 2）。所需的泵送功率远低于 10 W，从而实现超低 PUE 性能。在相同工作条件下，热点（1 mm 2）的最高功率密度可高达 14.6 W/mm 2。此外，由于 TDP 降低至 0.8 kW，因此可以以相同的泵送成本轻松管理功率密度高于 20 W/mm 2 的局部热点。因此，IMC-Si 在高功率密度应用中微柱排列和电路布局之间的协同设计优化方面表现出巨大潜力。
第一部分：介绍
无论人们是否同意“摩尔定律已死”的观点，电子设备向更紧凑的尺寸和更强大的性能发展的不可阻挡的趋势仍在继续。随着设备密度的急剧增加，功率密度也显著上升。芯片的平均功率密度已从2018 年的1.1 W/ mm2增加到2023 年的2.2 W/ mm2 ，甚至在未来十年内会达到 20 W/mm2 [ 2]。高性能计算 (HPC) 和人工智能应用的出现不可避免地加剧了对更高功率和更高功率密度的渴求。然而，散热解决方案的容量尚未跟上功率密度的快速增长。因此，需要创新的热管理策略来满足 HPC 的增长及其高功率需求。
由于液体的热物理性质优于空气，液冷已成为缓解高功率密度带来的散热挑战的一种有前景的解决方案。在众多液冷技术中，“片上”直接液冷 (DLC)，也称为嵌入式冷却，通过将冷却剂置于更靠近热源的位置，从而大幅降低散热路径上的热阻，展现出卓越的散热效果。
DLC 技术具有多种架构，包括浸入式冷却、冲击冷却和微结构液体冷却。尽管与传统空气冷却和间接液体冷却相比，DLC 解决方案具有明显的热优势，但实施这些 DLC 解决方案涉及技术风险和工程复杂性。浸入式冷却可以实现非常低的 PUE（电源使用效率）1.02 ，但也存在一些缺点，包括维护程序困难和可扩展性有限。另一方面，与传统冷板（h ~ 10 3 W/m 2 K）相比，喷射冲击冷却可产生高达 250 kW/m 2 K的相当高的传热系数，但代价是喷嘴两端的压降很高（例如通常为 70-300 kPa）以产生所需的高流速冲击，这意味着 PUE 较差。采用微结构硅进行液体冷却的技术最早由 Tuckerman 和 Pease 在 20 世纪 80 年代初提出。最近，Wu 等人利用芯片锯在与热芯片熔合的硅上形成微柱阵列，作为 kW 级热管理概念的验证。此外，已经证明，在用水冷却的现成 CPU 背面蚀刻硅微针状翅片，可以在 1.5 cm2 的芯片面积上实现高达 215 W 的散热[ 9 ]。得益于硅制造技术的成熟，硅基液体冷却解决方案为冷却性能优化开辟了许多机会，例如微结构的形状和布局自由度。然而，对于基于硅的 DLC 解决方案在大芯片高功率和功率密度应用的可制造性和可靠性的研究很少。
本研究介绍了一种可制造的硅集成微冷却器 (IMC-Si) 的开发，适用于高功率和高功率密度应用。IMC-Si 的制造利用了成熟的 SoIC ®技术。它采用液体入口/出口 (LIO) 组装，无需使用热界面材料 (TIM)，从而最大限度地降低了热阻。热特性实验表明，IMC-Si 能够在接近满掩模版的芯片上均匀散热 2 kW，使用 40°C 水作为冷却剂，系统功耗极低，低于 10 W。下一节介绍 IMC-Si 的制造和组装工艺。第三节详细阐述了热特性方法。最后，第四节阐明了 IMC-Si 建模和实验结果。
第二部分:制造与组装
A.TTV设计
本研究中，TTV 被设计用来复制高功率和功率密度应用。TTV 的尺寸为 25.2 mm x 32.2 mm，由 36 个中央加热器、8 个外围加热器和两个热点加热器（0.5 x 0.5 mm 2和 1.0 x 1.0 mm 2）组成。所有加热器和局部热点均可独立供电。中央和外围加热器总共能够产生高达 5 kW 的均匀加热，而每个热点加热器可产生大于 40 W/mm 2的功率密度。TTV 还在整个加热区域有 118 个开尔文型电阻温度检测器（RTD），用于 IMC-Si 温度性能表征。RTD 在控制良好的烤箱中进行了校准。RTD 温度系数的平均值和标准差分别为 3.56E-3 和 6.15E-6。
B. IMC-Si 设计
为了有效地散发大型芯片的热量，IMC-Si 被划分为 9 个 3 x 3 的区域。每个区域的面积约为 92 平方毫米，有一个入口和一个出口，如图 1a所示。分区流体分配系统将液体冷却分散为具有多个入口/出口，已被证明比单个入口/出口系统具有更小的压降和更低的热阻 。每个冷却隔间包含交错排列的 340 微米 x 220 微米硅微柱，如图 1b所示。蛋形硅微柱所需的泵送功率明显低于其他形状（例如矩形或圆形）。除了有效的“分而治之”散热之外，分区设计还大大增强了 IMC-Si 的结构完整性，从而提高了可靠性。虽然分区硅“肋条”会形成“无流区域”并往往具有较高的局部温度，但它们的优点远远超过缺点。
C. IMC-Si制造与组装
图2展示了IMC-Si的制造工艺流程。大部分工艺流程借鉴了成熟的SoIC®技术。本研究采用TTV晶圆模拟先进节点的高功率SoC晶圆。将一块毯式硅载体（C1）临时键合到TTV晶圆的正面。之后，将TTV的背面减薄并键合到另一块硅载体（C2），该硅载体随后将成为IMC-Si。IMC-Si和TTV之间的熔融键合膜可以有效防止液态铜扩散到TTV背面硅片，在实际应用中，也就是SoC的有源区。C2键合完成后，移除C1，并用玻璃载体代替。C2-TTV-玻璃叠层随后进行微柱光刻和深反应离子刻蚀（DRIE）。微柱高度为150微米，剩余625微米的C2硅片作为基底。微柱形成后，玻璃载体被剥离。切割后，IMC-Si/TTV 堆叠通过聚合物密封剂连接至 LIO。此外，通过将可移除的牺牲膜填充到微柱阵列中，IMC-Si 可作为单片芯片处理，从而与台积电 3D Fabric™ 平台（例如 CoWoS ®和 InFO）集成。
第三部分:热表征方法
A. 实验设置和测试程序IMC-Si 热特性实验在闭环配置中进行，如图 3所示。为了实现 kW 级热通量并获取 RTD 传感，特制了一个针式插座和一块 PCB。将 IMC-Si/LIO 组件安装到插座上后，将 PFA 管连接到 LIO 的入口和出口。使用商用 CDU 在二次回路中循环冷却剂，并在晶圆厂工艺冷却水 (PCW) 系统的二次回路和一次回路之间交换热量。IMC-Si 设计为使用 40°C 的温水耗散 2 kW 的 TDP，以最大限度地降低冷却塔的功率需求。
图 1：IMC-Si 设计：（a）3 x 3 冷却区。（b）硅微柱阵列的扫描电子显微镜 (SEM) 结果。
图2：IMC-Si 制造和组装的工艺流程：（a）TTV 准备和平面钝化。（b）与第一个硅载体 (C1) 进行晶圆上晶圆 (WoW) 熔融键合。（c）TTV 晶圆减薄和与第二个硅载体 (C2)进行 WoW 熔融键合。（d）C1 去除和在玻璃载体上形成微柱。（e）IMC-Si//TTV 分割和 LIO 组装。
在冷却剂循环之前，需要从闭环系统中抽空空气以防止形成气泡，气泡会形成低压袋并阻碍液体流动。为了进行热特性分析，首先将流速调整到目标值。可以根据流速和压降计算泵送功率，这仅考虑了 LIO 入口和出口之间的压差。记录了入口处的冷却剂温度。随后，打开电源，DAQ 系统记录 RTD 传感器的温度变化。一旦入口液体和最高结温 (Tj,max) 之间的温差 (ΔT) 在稳定状态下达到 60°C，电源的输出就被记录为指定流速下 IMC-Si 的 TDP。
B.不确定性分析
计算了本研究中主要参数的不确定度。对于RTD测量的T j,max，不确定度为±0.10%。TDP和泵浦功率的不确定度分别为±0.28%和±0.51%。
第四部分 结果与讨论
A. 隔间冷却图
4所示的仿真结果表明，与非隔室系统或 2 x 2 配置相比，3 x 3 隔室实现 2 kW TDP 所需的泵送功率更低。在单入口/出口系统中，下游流体温度明显高于上游流体，导致局部传热能力下降。相比之下，离散冷却区中较短的流体路径可以改善局部散热。需要注意的是，随着冷却区数量的增加，LIO 设计变得更加复杂，肋条造成的无流区域也会增加。因此，IMC-Si 设计为针对单光罩芯片采用 3 x 3 隔室。
B. 密封胶的可靠性
虽然IMC-Si采用了成熟的半导体工艺技术，但密封胶却是一种新型且至关重要的支撑部件。我们设计了静水压试验台来验证其抗泄漏能力。由于目前DLC应用中的泄漏测试尚无专门的行业标准，我们参考了AMSE B31.3中关于工艺管道静水压泄漏测试条件的规定。该标准规定测试压力应为设计压力的1.5倍，并持续至少10分钟。我们对密封胶的评估标准更为严格：测试压力为工作压力的两倍，加热至100°C，并持续168小时。此外，我们还对密封胶进行了包括TCG和HTS在内的标准JEDEC可靠性测试。可靠性测试结束后，对样品进行了压力测试，以检查密封胶质量是否下降。测试结果表明，密封胶样品通过了静水压测试、TCG和HTS测试，每个测试测试了三个样品，通过率为100%。
图3：热特性实验装置示意图。
图4:IMC-Si 设计的分隔比较。
C. 均匀功率模式图 5显示了不同流速和泵送功率下均匀功率模式下 IMC-Si 热特性的结果。流速为 3.6 LPM 时，TDP 性能为 1490 W，均匀功率密度为 2.3 W/mm 2。将相同的热通量应用于 858 mm 2的全光罩芯片，将产生 1983 W 的 TDP，需额外增加 1.35 W 的泵送功率。当流速增加到 5.1 LPM，泵送功率为 5 W 时，功率密度增加到 2.6 W/mm 2，1X芯片的等效 TDP 性能高达 2056 W。二次回路中 IMC-Si 的 PUE 小于 1.002，而冷板冷却为 1.15，浸入式冷却为 1.02。 IMC-Si 的极低 PUE 表明能源效率高且热管理成本降低。
图5：不同流量和泵送功率下的IMC-Si热设计功率（TDP）。
图6展示了经验数据与模型预测的对比。当流速大于2 LPM时，相对误差低于4%，而当流速低于2 LPM时，误差较大。这可能归因于模拟中使用的湍流模型，该模型在低流速下可能不太准确。实验也重复了多次，以验证其可重复性。实验和模型的T j,max位置一致。总体而言，IMC-Si的TDP性能模型与实验结果具有良好的一致性。
D. 局部热点冷却
基于均匀加热实验的结果，我们还研究了IMC-Si在缓解局部热点问题方面的能力。流量保持在3.6 LPM，并设定了均匀热流密度的目标背景加热。局部热点加热器一直开启，直到ΔT达到60°C。由于热点加热器位于中心加热器的垂直上方，我们根据叠加原理，通过添加背景热流密度来计算功率密度。评估了两个局部热点：位于中心区域中间的“中心热流密度”和位于肋条上、靠近先前均匀加热实验中T j,max位置的“肋条热流密度”。
图 7比较了在不同背景 TDP 下、流量为 3.6 LPM 时中心 HS 和肋状 HS 的功率密度。在 1.5 kW 的均匀加热下，中心 HS 的功率密度 (14.7 W/mm 2 ) 高于肋状 HS (2.8 W/mm 2 )，这是因为中心 HS 周围温度较低。随着背景 TDP 的降低，两个局部热点功率密度均增加。当背景 TDP 降至 0.5 kW 时，尽管肋状 HS 处于无流动区域的不利位置，但由于其尺寸较小且附近冷却剂能够带走更多热量，因此其性能 (28.5 W/mm 2 ) 优于中心 HS (21.6 W/mm 2 )。我们的研究结果表明，IMC-Si 不仅适用于高功率，也适用于高功率密度应用。它通过放大允许的局部热点功率密度并降低背景 TDP 提供了极大的设计灵活性。
E. 微柱结构的影响
IMC-Si 的热优势源于 TIM 层的消除和微柱设计。通过将其与没有微柱结构的普通 TTV 背面的 DLC 进行比较，我们可以评估微柱阵列对散热能力的贡献。TTV 绕过 DRIE 工艺以保留其背面的平坦表面，并在分割后与 LIO 组装。保留了九个冷却隔间。图 8展示了 IMC-Si 和普通 TTV 冷却的比较结果。由于界面热阻最小化，普通 TTV 上的直接背面冷却表现出接近 0.95 kW TDP 的出色传热性能。然而，由于交错微柱阵列引起的湍流，IMC-Si 的 TDP 性能甚至比普通 TTV 高出 50%。此外，由于蛋形微柱阵列促进了传热，IMC-Si 的 TDP 曲线饱和发生在比普通 TTV 更高的流速下。
图6：IMC-Si TDP 性能建模与实验之间的相对误差。
图7：流速为 3.6 LPM 时 IMC-Si 的热点功率密度。
图8：IMC-Si 与普通 TTV 上的直接背面冷却之间的比较。F. 最小化无流区域的影响分区缩短了冷却剂路径，从而降低了热量热阻并实现了更均匀的温度分布。然而，用于冷却区离散化的肋条和其上方的密封剂阻碍了冷却剂，并不可避免地产生了无流动区域。我们通过保持肋条无密封剂来开发IMC-Si / TTV样品，以探究无流动区域对肋条的影响。九个冷却区和分区肋条得以保留。图9提供了肋条上无密封剂的IMC-Si的TDP性能。结果表明，通过去除肋条上方的密封剂来减少无流动区域可使均匀加热下的TDP显着提高30％。例如，在流速为4.5 LPM时，总散热量从1.6 kW提高到2.07 kW。
图9：通过省去隔室肋条上方的密封剂来最小化无流动区域的效果。 第五部分:结论 在本研究中，我们开发了一种硅集成直接液冷解决方案 IMC-Si，以满足高性能计算 (HPC) 应用中的高功率和高功率密度需求。该解决方案通过消除导热界面材料 (TIM) 层并划分冷却区域，最大限度地降低了热阻。此外，蛋形微柱阵列增强了散热能力，并降低了泵送功率需求。更重要的是，IMC-Si 适合量产并与台积电 3D Fabric™ 平台兼容，因为它充分利用了 SoIC® 成熟的技术，并且密封胶的防漏能力和可靠性已得到验证。热特性测试结果表明，当使用水作为冷却剂、流速为 4.5 LPM、泵送功率为 3.5 W 时，IMC-Si 可以冷却大型芯片，TDP 均匀性高达 2 kW（3.2 W/mm 2），实现低于 1.002 的极低 PUE。此外，当背景加热为 1.5 kW、流速为 3.6 LPM 时，局部热点（1 mm 2）的功率密度可高达 14.7 W/mm 2。当背景 TDP 降至 0.5 kW 时，记录到的最高局部热点功率密度为 28.5 W/mm 2，这表明 IMC-Si 在解决热点问题方面具有巨大的潜力。未来微柱设计和电路布线之间的协同优化可以提供更佳的散热性能并促进 HPC 的发展。
页:
[1]
