似水流年 发表于 2018-10-29 10:08:51

项目三

问题：1.ddr3的控制网络信号做等长时最长4500mil，最短的有3500mil，差了1000mil左右，一般不会有这么大误差 吧？感觉误差太大，控制线部分就没有等长。
2.ddr3的控制信号与数据信号线总长度差超过1200mil，对ddr3有多大影响？
3.拉完蛇形线，想把蛇形线变小，有时候拐角可以选中拉下下去，有时候不行，对于拉蛇形线拐角有什么技巧吗？
4.从cpu出来的差分线总有一条长一条短，做等长的时候可不可以把短的那条绕线，长的不绕线？
5.有一部分实在没地方绕线了，主要是ddr3的控制信号网络部分有问题。

williamtony 发表于 2018-10-29 12:53:44

topdenzengzhi 发表于 2018-10-29 13:38:53

怎么会这么长呢？是否是拓扑结构设置的有点问题呢？

ou513 发表于 2018-10-29 19:34:45

williamtony 发表于 2018-10-30 08:36:42

nanach 发表于 2018-10-30 11:15:45

页: [1]
查看完整版本: 项目三